

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-183052  
 (43)Date of publication of application : 30.06.2000

(51)Int.Cl. H01L 21/312  
 H01L 21/768


(21)Application number : 10-361144 (71)Applicant : SONY CORP  
 (22)Date of filing : 18.12.1998 (72)Inventor : HASEGAWA TOSHIAKI

## (54) MANUFACTURE OF ELECTRONIC DEVICE

### (57)Abstract:

**PROBLEM TO BE SOLVED:** To enhance an organic dielectric film in adhesion to a work by a method wherein the work is inversely sputtered so as to be provided with dangling bonds on its surface, and then the organic dielectric film is formed thereon.

**SOLUTION:** Dangling bonds are formed on the surface of a work 10 by inverse sputtering. By inverse sputtering, active sites are formed on the surface of the work 10, so that an organic dielectric film 12 is enhanced in adhesion to the work 10 by chemical bonding. Inverse sputtering is carried out by the use of rare gas such as He, Ar, Xe, Kr or the like. Reducing gas such as H<sub>2</sub>, SiH<sub>4</sub> or the like may be added to these rare gases. Inverse sputtering is carried out in the same film forming chamber where an inorganic dielectric film 11a is formed, or an inverse sputtering is carried out in an inverse sputtering-dedicated pre-treatment chamber. In this case, a pre-treatment chamber and a film forming chamber are continuously connected through a vacuum gate valve, and a metal wiring provided on a work is prevented from being oxidized again while the work is transferred.



### LEGAL STATUS

[Date of request for examination] 04.08.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

\* NOTICES \*

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

## CLAIMS

---

[Claim(s)]

[Claim 1] The manufacture approach of the electronic instrument which is the manufacture approach of an electronic instrument of having the process which forms an organic dielectric film on a processed base, carries out reverse sputtering of said processed base, and is characterized by having the process which forms a dangling bond in this processed base front face, and the process which forms an organic dielectric film on the processed base with which said dangling bond was formed.

[Claim 2] It is the manufacture approach of an electronic instrument of having the process which forms an organic dielectric film on a processed base. On said processed base, they are SiO<sub>2</sub> and Si<sub>3</sub>N<sub>4</sub>. And SiO<sub>2</sub> / Si<sub>3</sub>N<sub>4</sub> While consisting of any one sort of inorganic dielectric film of the solid solutions at least -- an interface with said organic dielectric film -- setting -- the stoichiometric composition of this inorganic dielectric film -- Si -- the manufacture approach of the electronic instrument characterized by having the process which forms an organic dielectric film on the process which forms the rich inorganic dielectric film, and said inorganic dielectric film.

[Claim 3] It is the manufacture approach of an electronic instrument of having the process which forms an organic dielectric film on a processed base. On said processed base, they are SiO<sub>2</sub> and Si<sub>3</sub>N<sub>4</sub>. And SiO<sub>2</sub> / Si<sub>3</sub>N<sub>4</sub> Reverse sputtering of the process which forms any one sort of inorganic dielectric film of the solid solutions, and said inorganic dielectric film is carried out. The manufacture approach of the electronic instrument characterized by having the process which forms an organic dielectric film on the process which forms a dangling bond in this inorganic dielectric film front face, and the inorganic dielectric film with which said dangling bond was formed.

---

[Translation done.]

\* NOTICES \*

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
  - 2.\*\*\*\* shows the word which can not be translated.
  - 3.In the drawings, any words are not translated.
-

## DETAILED DESCRIPTION

---

### [Detailed Description of the Invention]

#### [0001]

[Field of the Invention] This invention relates to the manufacture approach of the electronic instrument which improved the adhesion at the time of forming an organic dielectric film on a processed base in more detail about the manufacture approach of an electronic instrument.

#### [0002]

[Description of the Prior Art] ULSI (Ultra Large Scale Integrated Circuits) etc. -- the high integration of a semiconductor device follows on progressing, and detailed-ization of wiring width of face and a wiring pitch is needed. Contraction of these wiring width of face and a wiring pitch increases the aspect ratio of a wiring cross section, and the aspect ratio of the tooth space between wiring to coincidence. Consequently, the burden concentrated on the etching technique of processing detailed wiring of a high aspect ratio, the technique which embeds the same and detailed tooth space between wiring of a high aspect ratio in a layer insulation layer, and complication of a production process and increase of a routing counter are caused.

[0003] moreover, the interlayer insulation film ingredient of a low dielectric constant detailed-izing, simultaneously in order to meet the demand of low-power-izing of various semiconductor devices including the semiconductor device of a high-speed logic system, improvement in the speed of a working speed, etc. especially -- low -- selection and its process technique of an electrode wiring material [ \*\*\*\* ] are increasing importance as a component engineering. This is an important problem similarly in various RF detailed electronic instruments other than a semiconductor device.

[0004] the former -- as electrode wiring materials, such as a semiconductor device, -- comparatively -- low -- aluminum system metals, such as aluminum-Si [ \*\*\*\* ] and aluminum-Si-Cu, have been used. However, as a next-generation electrode wiring material, specific resistance is smaller than aluminum and Cu which is excellent also in electromigration or stress migration resistance is seen as a hopeful. The specific resistance of Cu is 1.72micro ohm-cm, and is about 60% of 2.7micro ohm-cm of specific resistance of aluminum. The membrane formation approach of Cu is the sputtering method and CVD. The electrolysis galvanizing method else [, such as law (Chemical Vapor Deposition), ] is applicable.

[0005] SiOF which introduced the fluorine into conventional SiO<sub>2</sub> (specific inductive capacity 4) as one low dielectric constant interlayer insulation film is known. SiOF is SiO<sub>2</sub>. It is SiO<sub>2</sub> by that are carrying out termination of the Si-O-Si association to constitute with F atom, and the consistency falls, the polarizability of Si-F association or O-F association being small, etc. A low dielectric constant is attained. SiO<sub>2</sub> of the former [ SiOF / this / process / of that membrane formation or etching ] since it is similar -- present -- the manufacturing installation of business is also easily employable. Moreover, since it is an inorganic system ingredient, it excels also in thermal resistance. However, the specific inductive capacity of SiOF remains about in 3.7 to 3.2.

[0006] As a low dielectric constant layer insulation layer, the organic dielectric film ingredient containing a carbon atom is also known. That is, organic [ SOG ] (Spin On Glass), the poly aryl ether, polyimide, the poly PARAKI silylene (brand-name parylene), benz-cyclo-butene, poly naphthalene, etc. are the organic polymeric materials whose specific inductive capacity is 2.5 to about 3.5. The low dielectric constant is attained by the consistency being reduced because these ingredients contain a carbon atom, and making the polarizability of the molecule (monomer) itself small. Moreover, a certain amount of thermal resistance has been obtained by introducing siloxane association, imide association or the benzene ring, and a naphthalene ring.

[0007] As for the fluorocarbon polymer which introduced the fluorine atom into the organic dielectric film ingredient of these hydrocarbons system further, reduction in a dielectric constant with the as much more specific inductive capacity as [ about ] 1.5 to 2.5 and heat-resistant improvement are obtained. As an organic system ingredient of this fluororesin, perfluoro radical content polyimide, the fluoride poly aryl ether, Teflon (brand name) or the flare (brand name), etc. is known. The these organic low dielectric constant ingredient is introduced to the 105-112 pages of the "Nikkei micro device" magazine July, 1995 issues.

[0008] now -- as the process at the time of applying the electrode wiring material of these low resistance, and the interlayer insulation film of a low dielectric constant to a semiconductor device etc. -- Damascene or -- Dual Damascene \*\* -- there is an approach called. These embed a metal wiring material by the reflow sputtering method, the electrolysis galvanizing method, etc. at the wiring gutter beforehand formed in the interlayer insulation film or a wiring gutter, and a connection hole, and are CMP. It is the technique which carries out flattening of the front face by law (Chemical mechanical polishing). Damascene or -- Dual Damascene The need that a process carries out patterning of the wiring of a high aspect ratio by etching does not need to embed the tooth space during wiring with an interlayer insulation film, either. Therefore, this process comes to contribute to the rate of reduction of the number of production processes, so that a wiring aspect ratio becomes large, and, so that the number of layers of wiring increases.

[0009]

[Problem(s) to be Solved by the Invention] As for an organic dielectric film, membranous quality differs from the conventional inorganic dielectric film greatly. Especially as for the organic dielectric film which contains in the semiconductor device of the 0.18-micrometer minimum design rule the with a specific inductive capacity of 2.5 or less fluorine with which installation is considered, improvement in adhesion with a substrate layer or the upper layer is called for.

[0010] Generally the organic dielectric film was lacking in the reactivity in an interface, for this reason, was insufficient for adhesion, and has left the problem [ wiring material / inorganic dielectric film metallurgy group ] of exfoliation. The mechanical stress in the processing (Chemical Mechanical Polishing) process of the dynamic stress from inorganic dielectric film metallurgy group wiring formed as a substrate layer and the upper layer especially in the production process of a semiconductor device, CMP, etc., or CVD There are many opportunities for various stress, such as thermodynamic stress in a process (Chemical Vapor Deposition), to start.

[0011] As an approach of improving the adhesion of an organic dielectric film, there is a technique which forms interface reinforcement layers, such as a silane coupling agent, in a substrate layer front face or an organic dielectric film front face as an adhesion layer. However, it is known only for this adhesion stratification in the production process of a semiconductor device that exfoliation prevention cannot attain completely.

[0012] This invention is made in view of the trouble of such a conventional technique. That is, the technical problem of this invention is solving the problem of the adhesion at the time of forming an organic dielectric film, and offering the manufacture approach of a reliable electronic instrument.

[0013]

[Means for Solving the Problem] Each conventional improvement approach in adhesion was an approach only depending on the intermolecular force, i.e., the Van der Waals force, of an interface. In this invention, it is going to acquire high adhesion by using the chemical bond force in an interface further.

[0014] That is, the manufacture approach of the electronic instrument of this invention is the manufacture approach of an electronic instrument of having the process which forms an organic dielectric film on a processed base, carries out reverse sputtering of this processed base, and is characterized by having the process which forms a dangling bond in that front face, and the process which forms an organic dielectric film on the processed base with which this dangling bond was formed.

[0015] Moreover, the manufacture approach of other electronic instruments of this invention is the manufacture approach of an electronic instrument of having the process which forms an organic dielectric film on a processed base. On this processed base, they are SiO<sub>2</sub> and Si<sub>3</sub>N<sub>4</sub>. And SiO<sub>2</sub> / Si<sub>3</sub>N<sub>4</sub> While consisting of any one sort of inorganic dielectric film of the solid solutions at least -- an interface with this organic dielectric film -- setting -- the stoichiometric composition of these inorganic dielectric film -- Si -- it is characterized by having the process which forms an organic dielectric film on the process which forms the rich inorganic dielectric film, and this inorganic dielectric film.

[0016] The manufacture approach of the electronic instrument of further others of this invention is the manufacture approach of an electronic instrument of having the process which forms an organic dielectric film on a processed base. On this processed base, they are SiO<sub>2</sub> and Si<sub>3</sub>N<sub>4</sub>. And SiO<sub>2</sub> / Si<sub>3</sub>N<sub>4</sub> Reverse sputtering of the process which forms any one sort of inorganic dielectric film of the solid solutions, and this inorganic dielectric film is carried out. It is characterized by having the process which forms an organic dielectric film on the process which forms a dangling bond in that front face, and the inorganic dielectric film with which this dangling bond was formed.

[0017] The target electronic instrument [ this invention ] begins the highly-integrated semiconductor device which adopts an organic dielectric film as an insulator layer, and thin film magnetic-head equipment, a thin film coil, a thin film inductor, or a micro machine is illustrated.

[0018] [Function] -- by carrying out reverse sputtering of the processed base front face used as the substrate which forms an owner opportunity dielectric film, the chemical bond hand of a furring layer is cut and an azygos joint hand, i.e., a dangling bond, is formed. A dangling bond is activity chemically and exists in a processed base front face as a reaction site. On the other hand, although an organic dielectric film is generally formed by the applying methods, such as a spin coat, the polymer in coating liquid has the reaction site which constructs a bridge, carries out a chemical bond to the reaction site by the side of a processed base, and is stuck firmly. Also when forming an organic dielectric film by a plasma-CVD method etc., in the phase as for which a monomer carries out a polymerization, into a precursor, it has a reaction site, a chemical bond is too carried out to the reaction site by the side of a processed base, and it sticks firmly.

[0019] On the other hand, they are SiO<sub>2</sub> and Si<sub>3</sub>N<sub>4</sub> on a processed base. And SiO<sub>2</sub> / Si<sub>3</sub>N<sub>4</sub> Form inorganic dielectric film, such as the solid solution, and it sets to an interface at least as this inorganic dielectric film and an organic dielectric film. the stoichiometric composition of this inorganic dielectric film -- Si -- if it forms as a rich inorganic dielectric film presentation, a dangling bond [ activity / interface ] will be formed also in this case, and adhesion with an organic dielectric film will improve.

[0020] Moreover, they are SiO<sub>2</sub> and Si<sub>3</sub>N<sub>4</sub> on a processed base. And SiO<sub>2</sub> / Si<sub>3</sub>N<sub>4</sub> Inorganic dielectric film, such as the solid solution, is formed. The inorganic dielectric film in this case may be stoichiometric composition. Then, the same effectiveness is acquired also by carrying out reverse sputtering of this inorganic dielectric film, and carrying out a dangling bond. By any approach, the adhesion force by the chemical bond formed is the tensile strength and equivalent extent of the organic dielectric film itself, and can fulfill mostly the adhesion demanded by the production process of a semiconductor device.

[0021]

[Embodiment of the Invention] Hereafter, a highly-integrated semiconductor device is taken up as an example of an electronic instrument, and it explains taking the case of the formation process of the interlayer insulation film which consists of a laminated structure of an organic dielectric film / inorganic dielectric film, or a laminated structure of the inorganic dielectric film / organic dielectric film / inorganic dielectric film. In addition, as an electronic instrument, it is applicable to various electronic instruments, such as not only a semiconductor device but the thin film magnetic head, a magneto-resistive effect mold head, a thin film inductor, a thin film coil, a micro machine, etc.

[0022] Drawing 1 is the typical outline sectional view showing the important section of the semiconductor device which applied the manufacture approach of the electronic instrument of this invention. That is, in drawing 1 (a), the organic dielectric film 12 and inorganic dielectric film 11a are formed on the processed base 10. Moreover, in drawing 1 (b), inorganic dielectric film 11a, the organic dielectric film 12, and inorganic dielectric film 11b are formed on the processed base 10.

[0023] In addition, the structure shown in drawing 1 is the typical outline sectional view showing only the important section relevant to this invention, and the constructional detail of the processed base 10, the superstructure on inorganic dielectric film 11a, etc. are omitting illustration. Moreover, the dimension of each component is not a thing proportional to an actual semiconductor device.

[0024] As for the processed base 10, an interlayer insulation film, lower layer wiring, etc. are formed on the semi-conductor base itself in which the MOS transistor etc. was formed, or a semi-conductor base. Generally an interlayer insulation film consists of silicon oxide system insulator layers among these. A silicon oxide system insulator layer is SiH<sub>4</sub>. O<sub>2</sub> The reduced pressure CVD method which makes gas material gas, and TEOS (Tetraethyl Orthosilicate) It is formed by the plasma-CVD method made into material gas. an interlayer insulation film -- a low dielectric constant insulator layer, a low dielectric constant insulator layer, and SiO<sub>2</sub> etc. -- you may constitute from a laminating with the inorganic dielectric film. By considering as a laminated structure with the inorganic dielectric film, generally, mechanical strength can reinforce a small low dielectric constant insulator layer, and can raise the dependability of a semiconductor device. Of course, the capacity between wiring can be reduced by adoption of a low dielectric constant insulator layer.

[0025] Even if lower layer wiring is slot wiring, it may be a contact plug with the impurity diffused layer currently formed in the semi-conductor base. Moreover, you may be the structure which unified slot wiring and a contact plug. In addition, in the case of a contact plug, you may be the beer contact plug which attends lower layer wiring. Generally as for lower layer wiring, refractory metals, such as aluminum alloy and W, a refractory metal polycide, or Cu is adopted. Barrier metal structure is sufficient as these, and the laminated structure of TaN and Cu, the laminated structure of Ta and Cu, or the laminated structure of TiN and an aluminum-Cu alloy is adopted in this case. If Cu is used, it will become low resistance wiring, and if an aluminum-Cu alloy is used, moreover, wiring of low cost can be comparatively offered by low resistance.

[0026] The processed base 10 is CMP. It is desirable to form the front face evenly of law (Chemical Mechanical Polishing) etc.

[0027] Organic [ SOG ] (Spin on glass), the poly aryl ether, polyimide, the poly PARAKI silylene (brand-name parylene), the poly quinoline, benz-cyclo-butene, poly naphthalene, fluororesins, or such mixture can be used for the organic dielectric film 12. When any organic dielectric film has a problem in adhesion with the inorganic dielectric film and usually applies adhesion layers, such as a silane coupling agent, a certain amount of adhesion is secured. These adhesion layer may be used together also in this invention.

[0028] In this invention, as for processed base 10 front face, the dangling bond is formed in the front face of reverse sputtering in the example of the structure of drawing 1 (a). An active site is generated by processed base 10 front face by reverse sputtering processing, and the adhesion by the chemical bond with the organic dielectric film 12 is secured. As for reverse sputtering, rare gas, such as helium, Ar, Xe, Kr, or Ne, is used. these rare gas -- H<sub>2</sub> Or SiH<sub>4</sub> etc. -- reducibility gas may be added.

[0029] Although reverse sputtering may be performed within the same membrane formation chamber as the formation equipment of the inorganic dielectric film, it may prepare the pretreatment chamber only for reverse sputtering, and may give it here. In this case, a pretreatment chamber and a membrane formation chamber are connected with a vacuum gate valve, and reoxidation in the middle of conveyance in case metal wiring is prepared in the processed base is prevented.

[0030] In the structure of one drawing 1 (b), the organic dielectric film 12 is formed on inorganic dielectric film 11a. This inorganic dielectric film 11a is SiO<sub>2</sub> and Si<sub>3</sub>N<sub>4</sub>. Or SiO<sub>2</sub> / Si<sub>3</sub>N<sub>4</sub> It consists of the solid solution etc. Adhesion of the front face of inorganic dielectric film 11a with the organic dielectric film 12 is improving by being Si Rich and forming the dangling bond too rather than the stoichiometric composition of these inorganic dielectric film. Inorganic dielectric film 11a may be the usual stoichiometric composition. In this case, since there is no active site, it is required to perform reverse sputtering.

[0031] The upper inorganic dielectric film 11b is SiO<sub>2</sub> and Si<sub>3</sub>N<sub>4</sub> too. Or SiO<sub>2</sub> / Si<sub>3</sub>N<sub>4</sub> It consists of the solid solution etc. Inorganic dielectric film 11b protects the front face of the organic dielectric film 12, and it forms it in order to improve a mechanical strength. The adhesion with the organic dielectric film 12 of inorganic dielectric film 11b is low too. Therefore, it is desirable to precede to form inorganic dielectric film 11b, and to carry out reverse sputtering of the organic dielectric film 12 front face. or the interface of inorganic dielectric film 11b which

touches the organic dielectric film 12 at least -- the stoichiometric composition -- Si -- what is considered as the rich presentation is desirable. The reason is the same as that of the relation between lower layer inorganic dielectric film 11a and the organic dielectric film 12.

[0032] Vapor growth which can form the formation approach of the inorganic dielectric film 11a and 11b by whenever [ low-temperature ], such as a plasma-CVD method and the sputtering method, is adopted. The sputtering method is SiO<sub>2</sub> and Si<sub>3</sub>N<sub>4</sub>. Or SiO<sub>2</sub> / Si<sub>3</sub>N<sub>4</sub> Silicon besides the approach of using the solid solution as a target is used as a target, and it is N<sub>2</sub> to Ar. NH<sub>3</sub> Or O<sub>2</sub> The added reactive-sputtering method is adopted. At this time, it is N<sub>2</sub>. NH<sub>3</sub> Or O<sub>2</sub> By controlling an addition, the presentation of the inorganic dielectric film 11a and 11b is controllable.

[0033] The inorganic dielectric film 11a and 11b can be formed also by the plasma-CVD method. As a plasma generation source, it is 1x10<sup>10</sup>/cm<sup>3</sup>. Use of the plasma-CVD equipment which has the high density plasma generation source from which the electron density more than extent is obtained is desirable from a viewpoint of homogeneity and antioxidizing in case metal wiring is prepared in the processed base. The plasma production of whenever [ high vacuum / of 1x10<sup>-3</sup>Torr extent ] is possible for high density plasma-CVD equipment, and its adjustment with the ultimate vacuum (1x10<sup>-6</sup>Torr extent) of a turbo molecular pump is good. As these high density plasma-CVD equipment, it is ECR (Electron Cyclotron Resonance). Plasma-CVD equipment and ICP (Inductively Coupled Plasma) A CVD system, helicon wave plasma-CVD equipment, etc. are illustrated. Use of the plasma-CVD equipment which can control independently the power source further for plasma production and the power source for substrate bias impression is desirable. Thereby, reverse sputtering can be performed within the same membrane formation chamber. As plasma-CVD equipment, usual parallel monotonous mold plasma-CVD equipment can also be used.

[0034] The semiconductor device shown with the typical outline sectional view of drawing 1 is a manufacture way, it forms upper metal wiring and an upper interlayer insulation film further if needed, finally forms a passivation membrane etc., and completes a semiconductor device.

[0035]

[Example] Hereafter, about the manufacture approach of the electronic instrument of this invention, the manufacture approach of a highly-integrated semiconductor device is taken for an example, and explanation is added in more detail according to an example, referring to drawing 2 – drawing 4 . However, this example is mere instantiation and this invention is not limited to this example.

[0036] [Example 1] This example is an example which formed the organic dielectric film by the applying method on the processed base with which reverse sputtering of the processed base was carried out, the dangling bond was formed, and this dangling bond was formed, and improved adhesion.

[0037] Drawing 2 (a): As for the processed base 10 shown here, the 1st layer interlayer insulation film 5, the 1st-layer wiring 6, the 2nd layer interlayer insulation film 7, and 2nd-layer wiring 8 grade are formed on the semi-conductor bases 1, such as Si. Each of these 1st layer interlayer insulation film 5, 2nd layer interlayer insulation films 7 and 1st-layer wiring 6, and 2nd-layer wiring 8 grades can be manufactured according to a well-known semiconductor device manufacture process. As for the front face of the 2nd layer interlayer insulation film 7 and the 2nd-layer wiring 8, it is desirable to carry out flattening. flattening -- Damascene or -- Dual Damascene It can give according to the CMP process (Chemical Mechanical Polishing) in a process. In the semi-conductor base 1, it is STI (Shallow Trench Isolation). The component isolation region 2 formed of the process etc., and MOS The impurity diffused layer 3 and gate electrode 4 grade which were formed of the process (Metal Oxide Semiconductor) etc. are formed.

[0038] Drawing 2 (b): About the processed base 10 shown in drawing 2 (a), it is ECR (Electron Cyclotron Resonance) of a substrate bias impression mold. It carries in to plasma-CVD equipment and silicon nitride is formed in the thickness of 100nm as inorganic dielectric film 11a. this silicon nitride -- stoichiometric composition Si<sub>3</sub>N<sub>4</sub> comparing -- Si -- it has a rich presentation.

[0039] inorganic dielectric film 11a plasma-CVD conditions SiH<sub>4</sub> 25–50 sccm N<sub>2</sub> 25–50 sccm pressure 1–10 mTorr mu wave power 1–3 kW temperature 200–400 \*\* -- this membrane formation condition -- SiH<sub>4</sub> N<sub>2</sub> Although flow rate is 1:1, about 1:0.5 to 1:2.0 range is chosen. Thereby, it is Si<sub>3</sub> N<sub>4</sub>. A silicon nitride system insulator layer with more amounts of Si than stoichiometric composition is formed. A membrane formation rate is 100 nm/min extent, and thickness control is comparatively easy.

[0040] the range 5nm – about 50nm near the interface with the organic dielectric film formed in the upper layer although membranes may be formed over all the thickness of inorganic dielectric film 11a on this membrane formation condition -- Si -- it is good also by this rich membrane formation condition. That is, since there is no intervention with the part direct to adhesion which does not touch an organic dielectric film, this part is Si<sub>3</sub> N<sub>4</sub> of stoichiometric composition. You may form. Si<sub>3</sub> N<sub>4</sub> of stoichiometric composition Plasma-CVD conditions are SiH<sub>4</sub>, N<sub>2</sub> It is about 1:2–1:10 in flow rate. N<sub>2</sub> It is NH<sub>3</sub> as a changing nitriding agent. N two H<sub>3</sub> You may use. However, for these, nitridation is N<sub>2</sub>. It is N<sub>2</sub> when metal wiring which tends to be nitrided by the processed base 10 is formed, since it is strong. Using is desirable.

[0041] Then, although the upper organic dielectric film may be formed immediately, in this example, reverse sputtering is further performed to inorganic dielectric film 11a, and 1nm – about 10nm thickness is removed. Of this reverse sputtering processing, a dangling bond is formed in an inorganic dielectric film 11a front face still more certainly.

Ar 100–300 sccm pressure 1–10 mTorr mu wave power 1–3 kW bias power 500 W temperature everything but ordinary temperature –400 \*\* Ar -- rare gas, such as Ne, Xe, and Kr, and N<sub>2</sub> etc. -- inert gas may be used.

[0042] Drawing 3 (c): Next, the organic dielectric film 12 is formed in 500nm thickness by the usual spin coater. As organic dielectric film 12 ingredient, three cc – about five cc is dropped on inorganic dielectric film 11a which shows the spreading solution of the poly aryl ether to drawing 2 (b), and it extends to homogeneity by 2000rpm – 4000rpm. It dries for [ 1 minute – ] 3 minutes at 50 degrees C – 250 degrees C after this, and 300 degrees C – 450 degrees C curing is further performed in the nitrogen-gas-atmosphere mind of reduced pressure or ordinary pressure.

[0043] Although the poly aryl ether is a low dielectric constant, it is an organic dielectric film lacking in adhesion. However, in this example, since the dangling bond was formed in the inorganic dielectric film 11a front face of a substrate, the powerful adhesion by the chemical bond was acquired. Of course, it is also effective to process the inorganic dielectric film 11a front face of a substrate by the usual interface reinforcing agents, such as a silane coupling agent.

[0044] Drawing 3 (d): After this, the base shown in drawing 3 (c) was carried in to parallel monotonous mold plasma-CVD equipment, and the oxidation silicon nitride film was formed as inorganic dielectric film 11b on the organic dielectric film 12 at 50nm thickness.

Inorganic dielectric film 11b plasma-CVD conditions SiH<sub>4</sub> 50–150 sccm NH<sub>3</sub> 0–100 sccm N<sub>2</sub> O 500–1500 sccm pressure 0.5–1.5 Torr RF power 0.5–1 kW temperature 200–350 \*\* [0045] This plasma-CVD condition is plasma-CVD conditions in the reducing atmosphere which used N<sub>2</sub> O as an oxidation nitriding agent. the membrane formation early stages of inorganic dielectric film 11b -- N<sub>2</sub> O and NH<sub>3</sub> a flow rate -- reducing -- Si -- adhesion with a rich oxidation nitride, then the organic dielectric film 12 improves. Or before inorganic dielectric film 11b membrane formation, reverse sputtering processing may be performed to the organic dielectric film 12, and you may improve adhesion.

[0046] SiH<sub>4</sub> changing -- Si two H<sub>5</sub> etc. -- a high order silane may be used. Weak acid-ized agents, such as H<sub>2</sub> O, can also be used as oxidant gas. moreover -- as a nitriding agent -- N two H<sub>4</sub> N<sub>2</sub> you may be -- although -- it is not necessary to necessarily add these nitriding agent As inorganic dielectric film 11b, silicon oxide and silicon nitride are sufficient besides oxidation silicon nitride. In the case of silicon nitride, since the dielectric constant is high, the capacity between wiring increases.

[0047] Drawing 4 (e): Finally a next process completes a semiconductor device through formation of a final passivation membrane, formation of a pad electrode, etc. through the wiring gutter to inorganic dielectric film 11b, the organic dielectric film 12, and inorganic dielectric film

11a or the Bahia hall formation process, 3rd-layer wiring 9 formation process, etc. the 3rd-layer wiring 9 -- low -- forming by Cu [ \*\*\*\* ] is desirable.

[0048] [Example 2] This example is an example which formed the organic dielectric film by the plasma-CVD method on the processed base with which reverse sputtering of the processed base was carried out, the dangling bond was formed, and this dangling bond was formed, and improved adhesion. Similarly this process is explained with reference to drawing 2 – drawing 4.

[0049] Drawing 2 (a): The processed base 10 is the same with the last example 1, and the 1st layer interlayer insulation film 5, the 1st-layer wiring 6, the 2nd layer interlayer insulation film 7, and 2nd-layer wiring 8 grade are formed on the semi-conductor bases 1, such as Si. Each of these 1st layer interlayer insulation film 5, 2nd layer interlayer insulation films 7 and 1st-layer wiring 6, and 2nd-layer wiring 8 grades can be manufactured according to a well-known semiconductor device manufacture process. As for the front face of the 2nd layer interlayer insulation film 7 and the 2nd-layer wiring 8, it is desirable to carry out flattening. flattening -- Damascene or -- Dual Damascene It can give according to the CMP process (Chemical Mechanical Polishing) in a process. In the semi-conductor base 1, it is STI (Shallow Trench Isolation). The component isolation region 2 formed of the process etc., and MOS The impurity diffused layer 3 and gate electrode 4 grade which were formed of the process (Metal Oxide Semiconductor) etc. are formed.

[0050] Drawing 2 (b): It is ECR (Electron Cyclotron Resonance) of a substrate bias impression mold about the processed base 10 shown in drawing 2 (a). It carries in to plasma-CVD equipment and oxidation silicon nitride is formed in the thickness of 100nm as inorganic dielectric film 11a. this oxidization silicon nitride -- stoichiometric composition  $\text{SiO}_2 / \text{Si}_3\text{N}_4$  comparing -- Si -- it has a rich presentation.

[0051] inorganic dielectric film 11a plasma-CVD conditions  $\text{SiH}_4$  25–50 sccm  $\text{N}_2\text{O}$  25–50 sccm pressure 1–10 mTorr mu wave power 1–3 kW temperature 200–400 \*\* -- this membrane formation condition --  $\text{SiH}_4$  Although the flow rate of  $\text{N}_2\text{O}$  is 1:1, about 1:0.5 to 1:2.0 range is chosen. Thereby, they are  $\text{SiO}_2 / \text{Si}_3\text{N}_4$ . An oxidation silicon nitride system insulator layer with more amounts of Si than stoichiometric composition is formed. A membrane formation rate is 100 nm/min extent, and thickness control is comparatively easy.

[0052] the range 5nm – about 50nm near the interface with the organic dielectric film formed in the upper layer although membranes may be formed over all the thickness of inorganic dielectric film 11a on this membrane formation condition -- Si -- it is good also by this rich membrane formation condition. That is, since there is no intervention with the part direct to adhesion which does not touch an organic dielectric film, this part is  $\text{SiO}_2 / \text{Si}_3\text{N}_4$  of stoichiometric composition. You may form.  $\text{SiO}_2 / \text{Si}_3\text{N}_4$  of stoichiometric composition The plasma-CVD conditions of the solid solution are  $\text{SiH}_4$ ,  $\text{N}_2\text{O}$  It is about 1:2–1:10 in flow rate.

[0053] As inorganic dielectric film 11a, it may change to oxidation silicon nitride and silicon oxide and silicon nitride may be adopted. In the case of silicon oxide, it changes to  $\text{N}_2\text{O}$  and is  $\text{O}_2$ . What is necessary is just to use. However,  $\text{O}_2$  Since the oxidation is stronger than  $\text{N}_2\text{O}$ , when metal wiring which is easy to oxidize to the processed base 10 is formed, it is desirable to consider as oxidation silicon nitride using  $\text{N}_2\text{O}$ .

[0054] Then, although the upper organic dielectric film may be formed immediately, this example also performs reverse sputtering to inorganic dielectric film 11a further, and removes 1nm – about 10nm thickness. Of this reverse sputtering processing, a dangling bond is formed in an inorganic dielectric film 11a front face still more certainly.

Ar 100–300 sccm pressure 1–10 mTorr mu wave power 1–3 kW bias power 0.3–1 kW temperature everything but ordinary temperature –400 \*\*Ar -- rare gas, such as Ne, Xe, and Kr, and  $\text{N}_2$  etc. -- inert gas may be used.

[0055] Drawing 3 (c): Next, in this example, the organic dielectric film 12 is formed by the plasma-CVD method. The sample of the condition of drawing 2 (b) was carried in to the ECR plasma CVD system, and the fluororesin system organic dielectric film was formed in 500nm thickness according to the following conditions.

Organic dielectric film 12 plasma-CVD conditions C four F8 100 sccmC two  $\text{H}_2$  0–10 sccmC two  $\text{H}_4$  0–10 sccm pressure 1–10 mTorr mu wave power 0.5–2 kW bias power 0.5–3 kW temperature

Ordinary temperature [0056] Although the organic dielectric film 12 of a fluororesin system is formed of this plasma-CVD condition, in order to raise adhesion with the inorganic dielectric film 11a and 11b, in the early stages of membrane formation, and an anaphase, it is C four F8. They are a stop and C two H2 about supply. And C two H4 It is desirable to perform plasma CVD. In this case, C two H2 And C two H4 It considers as the flow rate of 50 sccm(s) each.

[0057] Drawing 3 (d): After this, the base shown in drawing 3 (c) was carried in to parallel monotonous mold plasma-CVD equipment, and the oxidation silicon nitride film was formed in 50nm thickness as inorganic dielectric film 11b.

Inorganic dielectric film 11b plasma-CVD conditions SiH4 50–150 sccm NH3 0–100 sccm N2 O 500–1500 sccm pressure 0.5–1.5 Torr RF power 0.5–1 kW temperature 200–350 \*\* [0058] This plasma-CVD condition is plasma-CVD conditions in the reducing atmosphere which used N2 O as an oxidation nitriding agent. the membrane formation early stages of inorganic dielectric film 11b -- N2 O and NH3 a flow rate -- reducing -- Si -- adhesion with a rich oxidation nitride, then the organic dielectric film 12 improves. Or before inorganic dielectric film 11b membrane formation, reverse sputtering processing may be performed to the organic dielectric film 12, and you may improve adhesion.

[0059] SiH4 changing -- Si two H6 etc. -- a high order silane may be used. Weak acid-ized agents, such as H2 O, can also be used as oxidant gas. moreover -- as a nitriding agent -- N two H4 N2 you may be -- although -- it is not necessary to necessarily add these nitriding agent As inorganic dielectric film 11b, silicon oxide and silicon nitride are sufficient besides oxidation silicon nitride. In the case of silicon nitride, since the dielectric constant is high, the capacity between wiring increases.

[0060] Drawing 4 (e): Finally a next process completes a semiconductor device through formation of a final passivation membrane, formation of a pad electrode, etc. through the wiring gutter to inorganic dielectric film 11b, the organic dielectric film 12, and inorganic dielectric film 11a or the Bahia hall formation process, 3rd-layer wiring 9 formation process, etc. the 3rd-layer wiring 9 -- low -- forming by Cu [ \*\*\*\* ] is desirable.

[0061] According to this example, also in the organic dielectric film by the plasma-CVD method, it is possible to raise the adhesion.

[0062] although the example of two examples explained this invention above -- reverse sputtering -- everything but Ar -- rare gas, such as Ne, Kr, Xe, and Rn, and N2 etc. -- inert gas or these mixed gas can be used. Although a reverse sputtering system also has an ECR plasma generation source, it can use various equipments, such as an ICP generation source, a helicon wave plasma generation source, or parallel monotonous mold plasma treatment equipment, for others.

[0063] Although this invention is applied especially suitable for the electronic instrument which adopts the organic dielectric film of a low dielectric constant as an interlayer insulation film, besides an example, it can be applied to the things of all well-known organic dielectric films, such as polyimide, organic [ SOG ], benz-cyclo-butene, poly naphthalene, the poly PARAKI silylene, Teflon (brand name), and SAITOPPU (brand name), and can dedicate a good result. Each of these is low dielectric constant ingredients desirable as an insulator layer of the electronic instrument of a high degree of integration.

[0064] Although the manufacture approach of the electronic instrument of this invention is used suitable for the interlayer insulation film formation process of the semiconductor device of a high degree of integration, it is applied to the manufacture approach of various electronic instruments, such as the thin film magnetic head corresponding to RF signal processing expected reduction of the capacity between wiring, a magneto-resistive effect mold head, a thin film inductor, a thin film coil, and a micro machine, and takes effect.

[0065]

[Effect of the Invention] According to the manufacture approach of the electronic instrument of this invention, in case an organic dielectric film is formed as an interlayer insulation film, the adhesion which poses a problem is improved, and it becomes possible to offer the electronic instrument excellent in dependability without fear of exfoliation so that clearly from the above explanation.

---

[Translation done.]

\* NOTICES \*

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.
2. \*\*\*\* shows the word which can not be translated.
3. In the drawings, any words are not translated.

---

## DESCRIPTION OF DRAWINGS

---

[Brief Description of the Drawings]

[Drawing 1] It is the typical outline sectional view showing the important section of the semiconductor device which applied the manufacture approach of the electronic instrument of this invention.

[Drawing 2] As an example of the manufacture approach of the electronic instrument of this invention, it is the outline sectional view showing the production process of a highly-integrated semiconductor device.

[Drawing 3] As an example of the manufacture approach of the electronic instrument of this invention, it is the outline sectional view showing the production process of a highly-integrated semiconductor device, and the process following drawing 2 is shown.

[Drawing 4] As an example of the manufacture approach of the electronic instrument of this invention, it is the outline sectional view showing the production process of a highly-integrated semiconductor device, and the process following drawing 3 is shown.

[Description of Notations]

1 [ -- A gate electrode, 5 / -- The 1st layer interlayer insulation film, 6 / -- The 1st-layer wiring 7 / -- The 2nd layer interlayer insulation film, 8 / -- The 2nd-layer wiring 9 / -- The 3rd-layer wiring 10 / -- A processed base, 11a, 11b / -- The inorganic dielectric film, 12 / -- Organic dielectric film ] -- A semi-conductor base, 2 -- A component isolation region, 3 -- An impurity diffused layer, 4

---

[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-183052

(P2000-183052A)

(43)公開日 平成12年6月30日(2000.6.30)

(51)Int.Cl.<sup>7</sup>

H 01 L 21/312  
21/768

識別記号

F I

H 01 L 21/312  
21/90

テマコード(参考)

N 5 F 0 3 3  
S 5 F 0 5 8

審査請求 未請求 請求項の数3 OL (全9頁)

(21)出願番号 特願平10-361144

(22)出願日 平成10年12月18日(1998.12.18)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 長谷川 利昭

東京都品川区北品川6丁目7番35号 ソニ  
一株式会社内



最終頁に続く

(54)【発明の名称】電子装置の製造方法

(57)【要約】

【課題】有機誘電体膜を層間絶縁膜として採用する高集積度半導体装置等の電子装置における、密着性の問題を解決する。

【解決手段】有機誘電体膜12を形成する被処理基体10表面を逆スパッタリングして、ダングリングボンドを形成する。また被処理基体10表面に、化学量論組成よりSiリッチな無機誘電体膜11aを形成しておき、この上有機誘電体膜12を形成する。



## 【特許請求の範囲】

【請求項1】 被処理基体上有機誘電体膜を形成する工程を有する電子装置の製造方法であって、前記被処理基体を逆スパッタリングして、該被処理基体表面にダングリングボンドを形成する工程と、前記ダングリングボンドが形成された被処理基体上に、有機誘電体膜を形成する工程とを有することを特徴とする電子装置の製造方法。

【請求項2】 被処理基体上有機誘電体膜を形成する工程を有する電子装置の製造方法であって、前記被処理基体上に、 $\text{SiO}_2$ 、 $\text{Si}_3\text{N}_4$  および  $\text{SiO}_2/\text{Si}_3\text{N}_4$  固溶体のうちのいずれか1種の無機誘電体膜からなるとともに、少なくとも前記有機誘電体膜との界面においては、該無機誘電体膜の化学量論組成より  $\text{Si}$  リッチな無機誘電体膜を形成する工程、前記無機誘電体膜上に、有機誘電体膜を形成する工程とを有することを特徴とする電子装置の製造方法。

【請求項3】 被処理基体上有機誘電体膜を形成する工程を有する電子装置の製造方法であって、前記被処理基体上に、 $\text{SiO}_2$ 、 $\text{Si}_3\text{N}_4$  および  $\text{SiO}_2/\text{Si}_3\text{N}_4$  固溶体のうちのいずれか1種の無機誘電体膜を形成する工程、前記無機誘電体膜を逆スパッタリングして、該無機誘電体膜表面にダングリングボンドを形成する工程、前記ダングリングボンドが形成された無機誘電体膜上に、有機誘電体膜を形成する工程とを有することを特徴とする電子装置の製造方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は電子装置の製造方法に関し、さらに詳しくは、被処理基体上有機誘電体膜を形成する際の、密着性向上した電子装置の製造方法に関する。

## 【0002】

【従来の技術】ULSI (Ultra Large Scale Integrated Circuits) 等の半導体装置の高集積度化が進展するに伴い、配線幅および配線ピッチの微細化が必要となっている。これら配線幅および配線ピッチの縮小は、同時に配線断面のアスペクト比および配線間スペースのアスペクト比を増大する。この結果、微細で高アスペクト比の配線を加工するエッチング技術や、同じく微細で高アスペクト比の配線間スペースを層間絶縁層で埋め込む技術等に負担が集中し、製造工程の複雑化や工程数の増大を招いている。

【0003】また微細化と同時に、特に高速ロジック系の半導体装置をはじめとする各種半導体装置の低消費電力化、動作速度の高速化等の要求に応えるためには、低誘電率の層間絶縁膜材料とともに、低抵抗な電極配線材料の選択およびそのプロセス技術が要素技術として重要性を増している。これは、半導体装置以外の各種高周波

微細電子装置においても同様に重要な問題である。

【0004】従来より半導体装置等の電極配線材料として比較的低抵抗な  $\text{Al-Si}$  や  $\text{Al-Si-Cu}$  等のアルミニウム系金属が用いられてきた。しかしながら、次世代の電極配線材料としては、 $\text{Al}$  より比抵抗が小さく、エレクトロマイグレーションやストレスマイグレーション耐性にも優れる  $\text{Cu}$  が有力視されている。 $\text{Cu}$  の比抵抗は  $1.72 \mu\Omega\text{-cm}$  であり、 $\text{Al}$  の比抵抗  $2.7 \mu\Omega\text{-cm}$  の約 60% である。 $\text{Cu}$  の成膜方法は、スパッタリング法や CVD (Chemical Vapor Deposition) 法等の他に、電解めっき法も適用できる。

【0005】一方の低誘電率層間絶縁膜として、従来の  $\text{SiO}_2$  (比誘電率 4) にフッ素を導入した  $\text{SiOF}$  が知られている。 $\text{SiOF}$  は、 $\text{SiO}_2$  を構成する  $\text{Si}-\text{O}-\text{Si}$  結合を F 原子により終端することで、その密度が低下すること、および  $\text{Si}-\text{F}$  結合や  $\text{O}-\text{F}$  結合の分極率が小さいこと等により、 $\text{SiO}_2$  より低誘電率が達成される。この  $\text{SiOF}$  は、その成膜やエッチングのプロセスが従来の  $\text{SiO}_2$  に類似したものであるので、現用の製造装置でも容易に採用できる。また無機系材料であるので耐熱性にも優れる。しかしながら、 $\text{SiOF}$  の比誘電率は  $3.7 \sim 3.2$  程度にとどまる。

【0006】低誘電率層間絶縁層として、炭素原子を含む有機誘電体膜材料も知られている。すなわち、有機 S OG (Spin On Glass)、ポリアリールエーテル、ポリイミド、ポリパラキシリレン (商標名パリレン)、ベンゾシクロブテン、ポリナフタレン等、比誘電率が  $2.5 \sim 3.5$  程度の有機高分子材料である。これらの材料は炭素原子を含有することでその密度が低減され、また分子 (モノマー) 自体の分極率を小さくすることで低誘電率を達成している。またシロキサン結合、イミド結合、あるいはベンゼン環やナフタレン環を導入することにより、ある程度の耐熱性を得ている。

【0007】これら炭化水素系の有機誘電体膜材料に、さらにフッ素原子を導入したフロロカーボンポリマは、比誘電率が  $1.5 \sim 2.5$  程度と一層の低誘電率化と耐熱性の向上が得られる。かかるフッ素系樹脂の有機系材料としては、パーカーフルオロ基含有ポリイミドやフッ化ポリアリールエーテル、テフロン (商標名) あるいはフレア (商標名) 等が知られている。これら有機低誘電率材料は、例えば「日経マイクロデバイス」誌 1995 年 7 月号 105 ~ 112 頁に紹介されている。

【0008】さて、これら低抵抗の電極配線材料、および低誘電率の層間絶縁膜を半導体装置等に適用する際のプロセスとして、Damascene あるいは Dual Damascene と呼称される方法がある。これらは、層間絶縁膜に予め形成した配線溝、あるいは配線溝および接続孔に、金属配線材料をリフロースパッタリング法や電解めっき法等で埋め込み、CMP (Chemical mechanical polishing) 法により表面を平坦化する技術である。Damascene ある

いは Dual Damascene プロセスは、高アスペクト比の配線をエッチングでパターニングする必要も、配線間のスペースを層間絶縁膜で埋め込む必要もない。したがって、このプロセスは、配線アスペクト比が大きくなるほど、また配線の層数が増加するほど、製造工程数の低減率に寄与するようになる。

## 【0009】

【発明が解決しようとする課題】有機誘電体膜は、従来の無機誘電体膜とは膜質が大きく異なる。特に  $0.18\text{ }\mu\text{m}$  の最小デザインルールの半導体装置に導入が検討されている比誘電率 2.5 以下のフッ素を含む有機誘電体膜は、下地層や上層との密着性の向上が求められている。

【0010】有機誘電体膜は、一般に界面での反応性に乏しく、このため密着性に不足し、無機誘電体膜や金属配線材料との剥離の問題を残している。特に半導体装置の製造工程においては、下地層や、上層として形成される無機誘電体膜や金属配線からの力学的応力、CMP (Chemical Mechanical Polishing) 等の加工工程における機械的応力、あるいは CVD (Chemical Vapor Deposition) 工程における熱力学的応力等、各種ストレスがかかる機会が多い。

【0011】有機誘電体膜の密着性を向上する方法として、下地層表面あるいは有機誘電体膜表面にシランカップリング剤等の界面補強層を密着層として形成する技術がある。しかしながら、半導体装置の製造工程においては、かかる密着層形成だけでは剥離防止が完全には達成できないことが知られている。

【0012】本発明はこのような従来技術の問題点に鑑みなされたものである。すなわち、本発明の課題は、有機誘電体膜を形成する際の密着性の問題を解消し、信頼性の高い電子装置の製造方法を提供することである。

## 【0013】

【課題を解決するための手段】従来の密着性向上方法は、いずれも界面の分子間力すなわちファンデルワールス力のみに依存した方法であった。本発明においては、さらに界面における化学結合力をも利用することにより、高い密着性を得ようとするものである。

【0014】すなわち、本発明の電子装置の製造方法は、被処理基材上に有機誘電体膜を形成する工程を有する電子装置の製造方法であって、この被処理基材を逆スパッタリングして、その表面にダングリングボンドを形成する工程と、このダングリングボンドが形成された被処理基材上に、有機誘電体膜を形成する工程とを有することを特徴とする。

【0015】また本発明の他の電子装置の製造方法は、被処理基材上に有機誘電体膜を形成する工程を有する電子装置の製造方法であって、この被処理基材上に、 $\text{SiO}_2$ 、 $\text{Si}_3\text{N}_4$  および  $\text{SiO}_2/\text{Si}_3\text{N}_4$  固溶体のうちのいずれか 1 種の無機誘電体膜からなるとともに、

少なくともこの有機誘電体膜との界面においては、これら無機誘電体膜の化学量論組成より  $\text{Si}$  リッチな無機誘電体膜を形成する工程、この無機誘電体膜上に、有機誘電体膜を形成する工程とを有することを特徴とする。

【0016】本発明のさらに他の電子装置の製造方法は、被処理基材上に有機誘電体膜を形成する工程を有する電子装置の製造方法であって、この被処理基材上に、 $\text{SiO}_2$ 、 $\text{Si}_3\text{N}_4$  および  $\text{SiO}_2/\text{Si}_3\text{N}_4$  固溶体のうちのいずれか 1 種の無機誘電体膜を形成する工程、この無機誘電体膜を逆スパッタリングして、その表面にダングリングボンドを形成する工程、このダングリングボンドが形成された無機誘電体膜上に、有機誘電体膜を形成する工程とを有することを特徴とする。

【0017】本発明が対象とする電子装置は、有機誘電体膜を絶縁膜として採用する高集積度半導体装置をはじめ、薄膜磁気ヘッド装置、薄膜コイル、薄膜インダクタあるいはマイクロマシン等が例示される。

【0018】【作用】有機誘電体膜を形成する下地となる被処理基材表面を逆スパッタリングすることにより、下地材料層の化学結合手が切断され、不対結合手すなわちダングリングボンドが形成される。ダングリングボンドは化学的に活性であり、被処理基材表面に反応サイトとして存在する。一方、有機誘電体膜は一般にスピニコート等の塗布法により形成されるが、塗布液中のポリマーは架橋する反応サイトを持っており、被処理基材側の反応サイトと化学結合し、強固に密着する。有機誘電体膜をプラズマ CVD 法等で形成する場合も、モノマーが重合する段階においてプリカーサ中に反応サイトを有し、やはり被処理基材側の反応サイトと化学結合し、強固に密着する。

【0019】一方、被処理基材上に、 $\text{SiO}_2$ 、 $\text{Si}_3\text{N}_4$  および  $\text{SiO}_2/\text{Si}_3\text{N}_4$  固溶体等の無機誘電体膜を形成し、この無機誘電体膜と有機誘電体膜との少なくとも界面において、この無機誘電体膜の化学量論組成より  $\text{Si}$  リッチな無機誘電体膜組成として形成すると、この場合も界面に活性なダングリングボンドが形成され、有機誘電体膜との密着性が向上する。

【0020】また被処理基材上に  $\text{SiO}_2$ 、 $\text{Si}_3\text{N}_4$  および  $\text{SiO}_2/\text{Si}_3\text{N}_4$  固溶体等の無機誘電体膜を形成しておく。この場合の無機誘電体膜は化学量論組成であってもよい。この後、この無機誘電体膜を逆スパッタリングしてダングリングボンドすることによっても同様の効果が得られる。いずれの方法によても、形成される化学結合による密着力は有機誘電体膜自身の引っ張り強度と同等程度であり、半導体装置の製造工程で要求される密着性をほぼ満たすことができる。

## 【0021】

【発明の実施の形態】以下、電子装置の一例として高集積度半導体装置を探りあげ、有機誘電体膜／無機誘電体膜の積層構造、あるいは無機誘電体膜／有機誘電体膜／

無機誘電体膜の積層構造からなる層間絶縁膜の形成工程を例にとり説明する。なお電子装置としては、半導体装置に限らず、薄膜磁気ヘッド、磁気抵抗効果型ヘッド、薄膜インダクタ、薄膜コイル、マイクロマシン等の各種電子装置に適用することができる。

【0022】図1は本発明の電子装置の製造方法を適用した半導体装置の要部を示す模式的概略断面図である。すなわち、図1(a)においては、被処理基体10上に有機誘電体膜12および無機誘電体膜11aが形成されている。また図1(b)においては、被処理基体10上に無機誘電体膜11a、有機誘電体膜12および無機誘電体膜11bが形成されている。

【0023】なお図1に示す構造は、本発明に関連する要部のみを示す模式的概略断面図であり、被処理基体10の細部構造や無機誘電体膜11a上の上部構造等は図示を省略している。また各構成部分の寸法は、実際の半導体装置に比例したものではない。

【0024】被処理基体10は、MOSトランジスタ等が形成された半導体基体そのもの、あるいは半導体基体上に層間絶縁膜および下層配線等が形成されたものである。これらのうち、層間絶縁膜は、一般的には酸化シリコン系絶縁膜で構成される。酸化シリコン系絶縁膜は、例えばSiH<sub>4</sub>とO<sub>2</sub>ガスを原料ガスとする減圧CVD法や、TEOS(Tetraethyl Orthosilicate)を原料ガスとするプラズマCVD法等で形成される。層間絶縁膜は、低誘電率絶縁膜や、低誘電率絶縁膜とSiO<sub>2</sub>等の無機誘電体膜との積層で構成してもよい。無機誘電体膜との積層構造とすることにより、一般的に機械強度が小さい低誘電率絶縁膜を補強し、半導体装置の信頼性を高めることができる。もちろん、低誘電率絶縁膜の採用により、配線間容量を低減することができる。

【0025】下層配線は、溝配線であっても、半導体基体に形成されている不純物拡散層とのコンタクトプラグであってもよい。また溝配線とコンタクトプラグを一体化した構造であってもよい。なおコンタクトプラグの場合は、下層配線に臨むビアコンタクトプラグであってもよい。下層配線は、一般的にはAl合金、W等の高融点金属や高融点金属ポリサイドあるいはCuが採用される。これらはバリアメタル構造でもよく、この場合はTaNとCuの積層構造、TaとCuの積層構造、あるいはTiNとAl-Cu合金との積層構造等が採用される。Cuを用いれば低抵抗配線となり、Al-Cu合金を用いれば比較的低抵抗でしかも低成本の配線を提供できる。

【0026】被処理基体10は、CMP(Chemical Mechanical Polishing)法等により、その表面は平坦に形成されることが望ましい。

【0027】有機誘電体膜12は、有機SOG(Spin on glass)、ポリアリールエーテル、ポリイミド、ポリパラキシリレン(商標名パリレン)、ポリキノリン、ベン

ゾシクロブテン、ポリナフタレン、フッ素樹脂、あるいはこれらの混合物等を用いることができる。いずれの有機誘電体膜も、無機誘電体膜との密着性に問題があり、通常はシランカップリング剤等の密着層を塗布しておくことにより、ある程度の密着性が確保される。本発明においても、これら密着層は併用してもよい。

【0028】本発明においては、図1(a)の構造体の例では、被処理基体10表面は逆スパッタリングによりその表面にダンギングボンドが形成されている。逆スパッタリング処理により、被処理基体10表面に活性サイトが生成され、有機誘電体膜12との化学結合による密着性が確保される。逆スパッタリングは、He, Ar, Xe, KrあるいはNe等の希ガスが用いられる。これら希ガスに、H<sub>2</sub>あるいはSiH<sub>4</sub>等の還元性ガスを添加してもよい。

【0029】逆スパッタリングは、無機誘電体膜の形成装置と同一成膜チャンバ内で施してもよいが、逆スパッタリング専用の前処理チャンバを設け、ここで施してもよい。この場合は、前処理チャンバと成膜チャンバとを真空ゲートバルブで連接し、被処理基体に金属配線が設けられている場合の、搬送途中での再酸化を防止する。

【0030】一方の図1(b)の構造体においては、無機誘電体膜11a上に有機誘電体膜12が形成されている。この無機誘電体膜11aは、SiO<sub>2</sub>, Si<sub>3</sub>N<sub>4</sub>またはSiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub>固溶体等からなる。無機誘電体膜11aの表面は、これら無機誘電体膜の化学量論組成よりもSiリッチであり、やはりダンギングボンドが形成されていることにより、有機誘電体膜12との密着性が向上している。無機誘電体膜11aは、通常の化学量論組成であってもよい。この場合には活性サイトはないので、逆スパッタリングを施すことが必要である。

【0031】上層の無機誘電体膜11bは、やはりSiO<sub>2</sub>, Si<sub>3</sub>N<sub>4</sub>またはSiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub>固溶体等からなる。無機誘電体膜11bは、有機誘電体膜12の表面を保護し、機械的強度を向上するために形成する。無機誘電体膜11bは、やはり有機誘電体膜12との密着性は低い。したがって、無機誘電体膜11bを形成するに先立ち、有機誘電体膜12表面を逆スパッタリングしておくことが望ましい。または無機誘電体膜11bの少なくとも有機誘電体膜12と接する界面は、その化学量論組成よりSiリッチな組成としておくことが望ましい。理由は下層の無機誘電体膜11aと有機誘電体膜12との関係と同様である。

【0032】無機誘電体膜11a、11bの形成方法は、低温度で形成できるプラズマCVD法、スパッタリング法等の気相成長法が採用される。スパッタリング法は、SiO<sub>2</sub>, Si<sub>3</sub>N<sub>4</sub>またはSiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub>固溶体をターゲットとする方法の他、シリコンをターゲットとし、ArにN<sub>2</sub>やNH<sub>3</sub>あるいはO<sub>2</sub>を添加した

反応性スパッタリング法が採用される。このとき、N<sub>2</sub> やNH<sub>3</sub> あるいはO<sub>2</sub> の添加量を制御することにより、無機誘電体膜11a、11bの組成を制御することができる。

【0033】無機誘電体膜11a、11bは、プラズマCVD法によっても形成できる。プラズマ発生源として、 $1 \times 10^{10} / \text{cm}^3$  程度以上の電子密度が得られる高密度プラズマ発生源を有するプラズマCVD装置の使用が均一性や、被処理基体に金属配線が設けられている場合の酸化防止の観点から好ましい。高密度プラズマCVD装置は、 $1 \times 10^{-3} \text{ Torr}$  程度の高真空間でのプラズマ生成が可能であり、ターボ分子ポンプの到達真空度( $1 \times 10^{-6} \text{ Torr}$  程度)との整合性がよい。これら高密度プラズマCVD装置としては、ECR (Electron Cyclotron Resonance) プラズマCVD装置、ICP (Inductively Coupled Plasma) CVD装置、ヘリコン波プラズマCVD装置等が例示される。さらにプラズマ生成用の電源と、基板バイアス印加用の電源を独立に制御しうるプラズマCVD装置の使用が望ましい。これにより、同一の成膜チャンバ内で逆スパッタリングを施すことができる。プラズマCVD装置として、通常の平行平板型プラズマCVD装置を用いることもできる。

【0034】図1の模式的概略断面図で示した半導体装置は製造途上であり、必要に応じてさらに上層の金属配線や層間絶縁膜を形成し、最終的にパシベーション膜等を形成して半導体装置を完成する。

### 【0035】

【実施例】以下、本発明の電子装置の製造方法につき、高集積度半導体装置の製造方法を例にとり、図2～図4を参照しつつ実施例によりさらに詳しく説明を加える。ただしこの実施例は単なる例示であり、本発明はこの実施例に限定されるものではない。

【0036】【実施例1】本実施例は、被処理基体を逆スパッタリングしてダングリングボンドを形成し、このダングリングボンドが形成された被処理基体上に、有機誘電体膜を塗布法で形成し、密着性を向上した例である。

【0037】図2(a)：ここに示す被処理基体10は、Si等の半導体基体1上に第1層層間絶縁膜5、第1層配線6、第2層層間絶縁膜7、第2層配線8等が形成されたものである。これら第1層層間絶縁膜5、第2層層間絶縁膜7および第1層配線6、第2層配線8等はいずれも公知の半導体装置製造プロセスにより製造することができる。第2層層間絶縁膜7および第2層配線8の表面は、平坦化されていることが望ましい。平坦化は、Damascene あるいは Dual Damascene プロセスにおける、CMP (Chemical Mechanical Polishing) 工程により施すことができる。半導体基体1には、STI (Shallow Trench Isolation) プロセス等により形成された素子分離領域2や、MOS (Metal Oxide Semiconductor

r) プロセス等により形成された不純物拡散層3、ゲート電極4等が形成されている。

【0038】図2(b)：図2(a)に示す被処理基体10を、基板バイアス印加型のECR (Electron Cyclotron Resonance) プラズマCVD装置に搬入し、無機誘電体膜11aとして、窒化シリコンを100nmの厚さに形成する。この窒化シリコンは、化学量論組成Si<sub>3</sub>N<sub>4</sub>に比較してSiリッチな組成を有する。

【0039】無機誘電体膜11a プラズマCVD条件

SiH <sub>4</sub>	25～50	sccm
N <sub>2</sub>	25～50	sccm
圧力	1～10	mTorr
μ波パワー	1～3	kW
温度	200～400	℃

この成膜条件はSiH<sub>4</sub>とN<sub>2</sub>の流量比は例えば1:1であるが、1:0.5～1:2.0程度の範囲が選ばれる。これにより、Si<sub>3</sub>N<sub>4</sub>の化学量論組成よりSi量が多い窒化シリコン系絶縁膜が形成される。成膜レートは100nm/min程度であり、膜厚制御は比較的容易である。

【0040】この成膜条件で無機誘電体膜11aの全膜厚にわたって成膜してもよいが、上層に形成する有機誘電体膜との界面近傍5nm～50nm程度の範囲のみをSiリッチなこの成膜条件によってもよい。すなわち、有機誘電体膜と接しない部分は密着性に直接の関与はないので、この部分は化学量論組成のSi<sub>3</sub>N<sub>4</sub>を形成してもよい。化学量論組成のSi<sub>3</sub>N<sub>4</sub>のプラズマCVD条件は、SiH<sub>4</sub>とN<sub>2</sub>の流量比で例えば1:2～1:10程度である。N<sub>2</sub>にかわる窒化剤としてNH<sub>3</sub>やN<sub>2</sub>H<sub>3</sub>を用いても良い。ただしこれらは窒化作用がN<sub>2</sub>よりも強いので、被処理基体10に窒化され易い金属配線が形成されている場合はN<sub>2</sub>を用いることが望ましい。

【0041】この後、直ちに上層の有機誘電体膜を形成してもよいが、本実施例ではさらに無機誘電体膜11aに逆スパッタリングを施し、1nm～10nm程度の膜厚を除去する。この逆スパッタリング処理により、無機誘電体膜11a表面にはダングリングボンドがさらに確実に形成される。

Ar	100～300	sccm
圧力	1～10	mTorr
μ波パワー	1～3	kW
バイアスパワー	500	W
温度	常温～400	℃

Arの他に、Ne、Xe、Kr等の希ガスやN<sub>2</sub>等の不活性ガスを用いてもよい。

【0042】図3(c)：つぎに、通常のスピノコータにより、有機誘電体膜12を500nmの膜厚に形成する。有機誘電体膜12材料としては、ポリアリールエーテルの塗布溶液を図2(b)に示す無機誘電体膜11a上に3cc～5cc程度滴下し、2000rpm～4

000 rpmで均一に広げる。この後50°C～250°Cで1分～3分間乾燥し、さらに減圧あるいは常圧の窒素ガス雰囲気中で300°C～450°Cのキュアリングを施す。

【0043】ポリアリールエーテルは低誘電率であるが密着性に乏しい有機誘電体膜である。しかしながら、本実施例においては、下地の無機誘電体膜11a表面にダングリングボンドが形成されているので、化学結合による強力な密着性が得られた。もちろん、下地の無機誘電体膜11a表面をシランカップリング剤等、通常の界面補強剤で処理しておくことも有効である。

【0044】図3(d)：この後、図3(c)に示す基体を平行平板型プラズマCVD装置に搬入し、有機誘電体膜12上に、無機誘電体膜11bとして酸化窒化シリコン膜を50nmの膜厚に形成した。

無機誘電体膜11bプラズマCVD条件

SiH <sub>4</sub>	50～150	sccm
NH <sub>3</sub>	0～100	sccm
N <sub>2</sub> O	500～1500	sccm
圧力	0.5～1.5	Torr
RFパワー	0.5～1	kW
温度	200～350	°C

【0045】このプラズマCVD条件は、酸化窒化剤としてN<sub>2</sub>Oを用いた還元性雰囲気でのプラズマCVD条件である。無機誘電体膜11bの成膜初期にはN<sub>2</sub>OおよびNH<sub>3</sub>の流量を減らし、Siリッチな酸化窒化膜とすれば、有機誘電体膜12との密着性が向上する。あるいは無機誘電体膜11b成膜前に、有機誘電体膜12に逆スパッタリング処理を施して密着性を向上してもよい。

【0046】SiH<sub>4</sub>に換えてSi<sub>2</sub>H<sub>5</sub>等の高次シランを用いてもよい。酸化剤ガスとしてはH<sub>2</sub>O等の弱酸化剤を用いることもできる。また窒化剤として、N<sub>2</sub>H<sub>4</sub>やN<sub>2</sub>であってもよいが、これら窒化剤は必ずしも添加する必要はない。無機誘電体膜11bとして、酸化窒化シリコンの他に、酸化シリコンや窒化シリコンでもよい。窒化シリコンの場合は誘電率が高いので、配線間容量が増大する。

【0047】図4(e)：この後の工程は無機誘電体膜11b、有機誘電体膜12および無機誘電体膜11aへの配線溝あるいはバイアホール形成工程、第3層配線9形成工程等を経て、最終的にファイナルバシベーション膜の形成およびパッド電極の形成等を経て半導体装置を完成する。第3層配線9は低抵抗なCuで形成することが望ましい。

【0048】〔実施例2〕本実施例は、被処理基体を逆スパッタリングしてダングリングボンドを形成し、このダングリングボンドが形成された被処理基体上に、有機誘電体膜をプラズマCVD法で形成し、密着性を向上した例である。この工程を、同じく図2～図4を参照して

説明する。

【0049】図2(a)：被処理基体10は、前実施例1と同じく、Si等の半導体基体1上に第1層層間絶縁膜5、第1層配線6、第2層層間絶縁膜7、第2層配線8等が形成されたものである。これら第1層層間絶縁膜5、第2層層間絶縁膜7および第1層配線6、第2層配線8等はいずれも公知の半導体装置製造プロセスにより製造することができる。第2層層間絶縁膜7および第2層配線8の表面は、平坦化されていることが望ましい。平坦化は、DamasceneあるいはDual Damasceneプロセスにおける、CMP(Chemical Mechanical Polishing)工程により施すことができる。半導体基体1には、STI(Shallow Trench Isolation)プロセス等により形成された素子分離領域2や、MOS(Metal Oxide Semiconductor)プロセス等により形成された不純物拡散層3、ゲート電極4等が形成されている。

【0050】図2(b)：図2(a)に示す被処理基体10を基板バイアス印加型のECR(Electron Cyclotron Resonance)プラズマCVD装置に搬入し、無機誘電体膜11aとして、酸化窒化シリコンを100nmの厚さに形成する。この酸化窒化シリコンは、化学量論組成SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub>に比較してSiリッチな組成を有する。

【0051】無機誘電体膜11aプラズマCVD条件

SiH <sub>4</sub>	25～50	sccm
N <sub>2</sub> O	25～50	sccm
圧力	1～10	mTorr
μ波パワー	1～3	kW
温度	200～400	°C

この成膜条件はSiH<sub>4</sub>とN<sub>2</sub>Oの流量比は例えば1:1であるが、1:0.5～1:2.0程度の範囲が選ばれる。これにより、SiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub>の化学量論組成よりSi量が多い酸化窒化シリコン系絶縁膜が形成される。成膜レートは100nm/min程度であり、膜厚制御は比較的容易である。

【0052】この成膜条件で無機誘電体膜11aの全膜厚にわたって成膜してもよいが、上層に形成する有機誘電体膜との界面近傍5nm～50nm程度の範囲のみをSiリッチなこの成膜条件によってもよい。すなわち、有機誘電体膜と接しない部分は密着性に直接の関与はないので、この部分は化学量論組成のSiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub>を形成してもよい。化学量論組成のSiO<sub>2</sub>/Si<sub>3</sub>N<sub>4</sub>固溶体のプラズマCVD条件は、SiH<sub>4</sub>とN<sub>2</sub>Oの流量比で例えば1:2～1:10程度である。

【0053】無機誘電体膜11aとして、酸化窒化シリコンにかえて酸化シリコンや窒化シリコンを採用してもよい。酸化シリコンの場合はN<sub>2</sub>Oに換えてO<sub>2</sub>を用いればよい。ただしO<sub>2</sub>は酸化作用がN<sub>2</sub>Oよりも強いので、被処理基体10に酸化され易い金属配線が形成されている場合はN<sub>2</sub>Oを用い、酸化窒化シリコンとするこ

とが望ましい。

【0054】この後、直ちに上層の有機誘電体膜を形成してもよいが、本実施例でもさらに無機誘電体膜11aに逆スパッタリングを施し、1nm～10nm程度の膜厚を除去する。この逆スパッタリング処理により、無機誘電体膜11a表面にはダンギングボンドがさらに確実に形成される。

A <sub>r</sub>	100～300	sccm
圧力	1～10	mTorr
μ波パワー	1～3	kW
バイアスパワー	0.3～1	kW

温度 常温～400 °C

A<sub>r</sub>の他に、N<sub>e</sub>、X<sub>e</sub>、K<sub>r</sub>等の希ガスやN<sub>2</sub>等の不活性ガスを用いてもよい。

【0055】図3(c)：つぎに、本実施例ではプラズマCVD法により有機誘電体膜12を形成する。図2(b)の状態の試料を、ECRプラズマCVD装置に搬入し、下記条件によりフッ素樹脂系有機誘電体膜を500nmの膜厚に形成した。

#### 有機誘電体膜12プラズマCVD条件

C <sub>4</sub> F <sub>8</sub>	100	sccm
C <sub>2</sub> H <sub>2</sub>	0～10	sccm
C <sub>2</sub> H <sub>4</sub>	0～10	sccm
圧力	1～10	mTorr
μ波パワー	0.5～2	kW
バイアスパワー	0.5～3	kW

温度 常温

【0056】このプラズマCVD条件により、フッ素樹脂系の有機誘電体膜12が形成されるが、無機誘電体膜11a、11bとの密着性を高めるために、成膜初期および後期にはC<sub>4</sub>F<sub>8</sub>の供給を止め、C<sub>2</sub>H<sub>2</sub>およびC<sub>2</sub>H<sub>4</sub>のみでプラズマCVDをおこなうことが望ましい。この場合はC<sub>2</sub>H<sub>2</sub>およびC<sub>2</sub>H<sub>4</sub>各50sccmの流量とする。

【0057】図3(d)：この後、図3(c)に示す基体を平行平板型プラズマCVD装置に搬入し、無機誘電体膜11bとして酸化窒化シリコン膜を50nmの膜厚に形成した。

#### 無機誘電体膜11bプラズマCVD条件

SiH <sub>4</sub>	50～150	sccm
NH <sub>3</sub>	0～100	sccm
N <sub>2</sub> O	500～1500	sccm
圧力	0.5～1.5	Torr
RFパワー	0.5～1	kW

温度 200～350 °C

【0058】このプラズマCVD条件は、酸化窒化剤としてN<sub>2</sub>Oを用いた還元性雰囲気でのプラズマCVD条件である。無機誘電体膜11bの成膜初期にはN<sub>2</sub>OおよびNH<sub>3</sub>の流量を減らし、Siリッチな酸化窒化膜とすれば、有機誘電体膜12との密着性が向上する。ある

いは無機誘電体膜11b成膜前に、有機誘電体膜12に逆スパッタリング処理を施して密着性を向上してもよい。

【0059】SiH<sub>4</sub>に換えてSi<sub>2</sub>H<sub>6</sub>等の高次シランを用いてもよい。酸化剤ガスとしてはH<sub>2</sub>O等の弱酸化剤を用いることもできる。また窒化剤として、N<sub>2</sub>H<sub>4</sub>やN<sub>2</sub>であってもよいが、これら窒化剤は必ずしも加える必要はない。無機誘電体膜11bとして、酸化窒化シリコンの他に、酸化シリコンや窒化シリコンでもよい。窒化シリコンの場合は誘電率が高いので、配線間容量が増大する。

【0060】図4(e)：この後の工程は無機誘電体膜11b、有機誘電体膜12および無機誘電体膜11aへの配線構あるいはバイアホール形成工程、第3層配線9形成工程等を経て、最終的にファイナルバシベーション膜の形成およびパッド電極の形成等を経て半導体装置を完成する。第3層配線9は、低抵抗なCuで形成することが好ましい。

【0061】本実施例によれば、プラズマCVD法による有機誘電体膜においても、その密着性を高めることが可能である。

【0062】以上本発明を2例の実施例により説明したが、逆スパッタリングはA<sub>r</sub>の他にN<sub>e</sub>、K<sub>r</sub>、X<sub>e</sub>、Rn等の希ガスやN<sub>2</sub>等の不活性ガス、あるいはこれらの混合ガスを用いることができる。逆スパッタリング装置も、ECRプラズマ発生源を有するもの他に、ICP発生源やヘリコン波プラズマ発生源、あるいは平行平板型プラズマ処理装置等、各種装置を用いることができる。

【0063】本発明は、層間絶縁膜として低誘電率の有機誘電体膜を採用する電子装置に特に好適に適用されるが、実施例以外にもポリイミド、有機SOG、ベンゾシクロブテン、ポリナフタレン、ポリバラキシリレン、テフロン(商標名)、サイトップ(商標名)等、公知の有機誘電体膜全てのものに適用して好結果を納めることができる。これらはいずれも高集積度の電子装置の絶縁膜として望ましい低誘電率材料である。

【0064】本発明の電子装置の製造方法は、高集積度の半導体装置の層間絶縁膜形成工程に好適に用いられるが、配線間容量の低減が望まれる、高周波信号処理対応の薄膜磁気ヘッド、磁気抵抗効果型ヘッド、薄膜インダクタ、薄膜コイル、マイクロマシン等の各種電子装置の製造方法に適用して効果を奏する。

#### 【0065】

【発明の効果】以上の説明から明らかのように、本発明の電子装置の製造方法によれば、有機誘電体膜を層間絶縁膜として形成する際に問題となる密着性を向上し、剥離の虞のない、信頼性に優れた電子装置を提供することが可能となる。

#### 【図面の簡単な説明】

【図1】本発明の電子装置の製造方法を適用した半導体装置の要部を示す模式的概略断面図である。

【図2】本発明の電子装置の製造方法の一例として、高集積度半導体装置の製造工程を示す概略断面図である。

【図3】本発明の電子装置の製造方法の一例として、高集積度半導体装置の製造工程を示す概略断面図であり、図2に続く工程を示す。


【図4】本発明の電子装置の製造方法の一例として、高

集積度半導体装置の製造工程を示す概略断面図であり、図3に続く工程を示す。


【符号の説明】

1…半導体基体、2…素子分離領域、3…不純物拡散層、4…ゲート電極、5…第1層層間絶縁膜、6…第1層配線、7…第2層層間絶縁膜、8…第2層配線、9…第3層配線、10…被処理基体、11a, 11b…無機誘電体膜、12…有機誘電体膜


【図1】




【図2】



【図3】



【図4】



(9) 000-183052 (P2000-0!吨毅

フロントページの続き

F ターム(参考) 5F033 QQ09 QQ14 QQ98 RR04 RR06  
RR08 RR20 RR21 RR22 RR24  
RR25 SS01 SS02 SS04 SS08  
SS13 SS15 SS22 XX12  
5F058 AA08 AC02 AE10 AF04 AG01  
AG10 AH02 BA10 BD02 BD04  
BD10 BD19 BE10 BF04 BF07  
BF09 BF23 BF24 BF25 BF26  
BF29 BF30 BH20 BJ02